Workshop sur la securité des processeurs: sécurité RISC-V

17 novembre 2020

Secure IC.jpg

13h30 à 18h00

Salle 6 niveau -1 / Level -1​

 

Workshop sur la securité des processeurs: sécurité RISC-V 

Secure-IC abordera les thèmes de la sécurité « by-design » des processeurs & l’opportunité créée par l’initiative RISC-V. Une nouvelle ère de processeurs s’ouvre avec pour objectif d’ajouter aux exigences traditionnelles des processeurs (performance, consommation, coût, etc.) les notions de sécurité et de sureté fonctionnelle.

Il sera question des attaques inhérentes aux processeurs (incluant les principales familles de CVE/CWE associées) ainsi que la présentation de solutions de contremesures structurelles potentielles.

Il est ainsi possible de mettre en place les fondations d’une architecture sécurisée par design. Le processeur peut et doit participer à la cyber-protection de nos infrastructures d’une manière transparente et pose les bases d’une souveraineté dans le Trusted Computing.  

Secure-IC présentera ensuite l’importance d’associer à un processeur une racine de confiance matérielle pour une exécution sécurisée des processus sensibles.

Secure-IC présentera enfin des cas d’usage sur le sujet et fera témoigner des Partenaires de l’écosystème RISC-V.

Secure IC.jpg

RECEVEZ LES NEWSLETTERS

Inscrivez-vous pour ne manquer aucune actualité de la European Cyber Week

En s'abonnant à la newsletter, l'utilisateur autorise le partage de son email avec les organisateurs de la ECW. Hopscotch Congrès s'engage à ne pas utiliser votre adresse email hors du cadre de la European Cyber Week ainsi qu'à ne pas la transmettre à des tiers.
/
By subscribing to the newsletter, you agree to share your email address with the organizers. Hopscotch Congrès will not communicate / spread / publish or otherwise give away your address outside ECW organization.

EUROPEAN CYBER WEEK 2020

ecw@hopscotchcongres.com

  • Gris Icône YouTube
  • Gris LinkedIn Icône
  • Grey Twitter Icon